NMOS und PMOS

Question

Ich verstehe bei der Musterlösung nicht, wieso vor dem f zusätzlich noch ein NMOS und PMOS Transistor in Reihe geschaltet sind.

Ich hätte vor f nur den NMOS-Transistor gezeichnet, da doch a und b, wenn sie durch PMOS laufen 0 sind, da ja PMOS nur für 0 durchlässig ist. f muss aber 1 werden und bei einem OR-Gatter muss mindestens eine 1 vorhanden sein, damit der Ausdruck 1 wird. Demnach hätte ich einfach die 0, die von den beiden PMOS Transistoren kommt, einfach mit einem NMOS "den weg versperrt", damit "die 0 nicht zum f gelangt".

Die Bedingung, dass eine 1 reicht, wird doch schon durch die NMOS-Parallelschaltung garantiert, oder nicht?

Wo liegt mein Denkfehler?

Answer 1

Hallo,

ich glaube, du missverstehst die Funktionsweise von Transistoren. Das Signal am Gate, also am Eingang auf der Fläche, wird nie durchgeleitet, sondern bestimmt lediglich das Schaltverhalten. Entsprechend kann bei deiner Zeichnung der NMOS-transistor ganz rechts auch nichts weiterleiten. Durchgeleitet werden lediglich das große und das kleine Potential VDD bzw. GND (oder 1 bzw. 0).

Am einfachsten ist es, bei CMOS-Schaltungen die Funktionen umzuformen in bekannte Bausteine (NAND, NOR, NOT), und nur eine Seite zu bauen. Die zweite Seite ergibt sich einfach als Komplement der ersten.

Nehmen wir hier einfach mal die obere Seite. Damit eine 1 durchgeleitet werden kann, muss entweder a oder b eins sein (oder beide). Mit einer 1 als Steuersignal lässt sich aber eine 1 aufgrund der geringen Spannungsdifferenz nicht ausreichend gut weiterleiten. Also wendet man die deMorgansche Regel an (s. Lösung). Nun gilt, dass die 1 dann weitergeleitet wird, wenn a und b beide 0 sind. Ganz am Ende muss halt noch eine Invertierung stattfinden, allerdings erfolgt dies durch ein Standardgitter, das man sich gut merken kann.

Damit also die 1 nur durchgeleitet wird, wenn a und b beide 0 sind, müssen wir zwei PMOS-Transistoren in Reihe schalten.

Die untere Seite ist dann nur noch das Komplement. Wenn oben zwei PMOS-Gatter in Reihe stehen, müssen unten zwei NMOS-Gatter parallel geschaltet werden.

Die Invertierung des nun eigentlich falschrum gelgegenen Signals erfolgt durch das Standard-NOT-Gatter (s. Vorlesungsfolien) ganz am Ende.

Ich hoffe, das hat deine Frage beantwortet.

Viele Grüße

Philippe (Tutor)