Wieso ändert sich das CMOS durch das Umformen des Booleschen Ausdrucks?

Question

Wenn ich hier direkt ein CMOS Schaubild aus f = A + B + C zeichnen würde, so hätte ich im PMOS-Teil ja eine Parallelschaltung von A, B und C.

Nach der Umformung durch doppelte Negierung und De Morgan erhalte ich dann:

f = -(-A & -B & -C) , was allerdings in einem komplett anderen Schaubild endet. Hier müsste ich ja eine Reihenschaltung machen - von den ganzen Negierungen mal abgesehen.

Meine Frage also: warum ist das so? Die Umfromung darf das CMOS Schaubild ja eigentlich nicht beeinflussen...

Answer 1

wenn Sie $f= a \vee b \vee c $ zeichen, dann haben Sie recht, dass Sie eine Parallelschaltung verwenden müssten. Allerdings müsseb Sie hier beachten, dass der PMOS leitet, wenn false anliegt, also müssten sie a und b und c jeweils noch negieren, bevor diese in die Parallelschaltung fließen.

Wenn Sie sich das nun logisch überlegen, dann machen diese zwei Schaltungen genau das gleiche, zuerst alles negieren und dann in eine Parrallelschaltung - oder eine Reihenschaltung (unnegiert) und dann im Anschluss negieren.

Und das ist auch genau das, was die Umformung des Booleschen Terms sagt, beides ist genau das gleiche, nur eben ein bisschen anders dargestellt.

Sie könnten also natürlich auch Ihre Version (mit Negationen) verwenden, aber weniger Transistoren brauchen Sie mit der Musterlösung und das spart Ihnen in der Realität natürlich einerseits Geld und andererseits auch Platz. (vgl. zB auch platzsparende Darstellung mit BDDs)

Ich hoffe, dass das verständlich war.

Viele Grüße

Friederike Pfeiffer-Bohnen

Comments

Vielen Dank für die schnelle Antwort! Habe da wohl nicht weit genug gedacht... aber dann wäre meine Lösung also auch richtig, nur eben unnötig umständlich.