Antwort ausgewählt: Wieso ändert sich das CMOS durch das Umformen des Booleschen Ausdrucks?

Sun, 15 Feb 2015 15:51:49 +0000

wenn Sie $f= a \vee b \vee c $ zeichen, dann haben Sie recht, dass Sie eine Parallelschaltung verwenden müssten. Allerdings müsseb Sie hier beachten, dass der PMOS leitet, wenn false anliegt, also müssten sie a und b und c jeweils noch negieren, bevor diese in die Parallelschaltung fließen.

Wenn Sie sich das nun logisch überlegen, dann machen diese zwei Schaltungen genau das gleiche, zuerst alles negieren und dann in eine Parrallelschaltung - oder eine Reihenschaltung (unnegiert) und dann im Anschluss negieren.

Und das ist auch genau das, was die Umformung des Booleschen Terms sagt, beides ist genau das gleiche, nur eben ein bisschen anders dargestellt.

Sie könnten also natürlich auch Ihre Version (mit Negationen) verwenden, aber weniger Transistoren brauchen Sie mit der Musterlösung und das spart Ihnen in der Realität natürlich einerseits Geld und andererseits auch Platz. (vgl. zB auch platzsparende Darstellung mit BDDs)

Ich hoffe, dass das verständlich war.

Viele Grüße

Friederike Pfeiffer-Bohnen

Beantwortet: Alternative Lösung der CMOS Schaltung

Tue, 04 Nov 2014 08:30:16 +0000

Hallo Lars,

Sie Haben vollkommen recht, so wie Sie das mit den Invertern gezeichnet haben, geht das nicht, Sie müssen diese immer separat mit VDD und GND verbinden.

Viele Grüße

Friederike Pfeiffer-Bohnen und Lukas König

Theoretische und technische Informatik - ganz praktisch - Letzte Aktivität in CMO-AH

Antwort ausgewählt: Wieso ändert sich das CMOS durch das Umformen des Booleschen Ausdrucks?

Beantwortet: Alternative Lösung der CMOS Schaltung