Theoretische und technische Informatik - ganz praktisch - Letzte Fragen & Antworten in HU-4-2 https://info2.aifb.kit.edu/qa/index.php?qa=qa&qa_1=%C3%BCbungsblatt-4&qa_2=hu-4-2 Powered by Question2Answer Beantwortet: Wieso ist eine kombinierte Nutzung von CMOS energetisch günstiger als nur NMOS/ PMOS? https://info2.aifb.kit.edu/qa/index.php?qa=4693&qa_1=wieso-eine-kombinierte-nutzung-cmos-energetisch-g%C3%BCnstiger&show=4694#a4694 Hallo,<br /> <br /> es geht hierbei um die Güte bzw. Effizienz der Signalübertragung (0/1).<br /> <br /> Ein n-MOS Transistor kann gut &quot;0&quot; und schlecht &quot;1&quot; übertragen. Bei p-MOS Transistoren ist das genau umgekehrt.<br /> <br /> Durch die gemeinsame Verwendung der beiden Transistoren nutzt man die jeweiligen Stärken und umgeht die jeweiligen Schwächen. n-MOS Transistoren werden also ausschließlich an GROUND und p-MOS Transistoren ausschließlich an VDD angeschlossen.<br /> <br /> Viele Grüße,<br /> <br /> Christian Exner (Tutor) HU-4-2 https://info2.aifb.kit.edu/qa/index.php?qa=4693&qa_1=wieso-eine-kombinierte-nutzung-cmos-energetisch-g%C3%BCnstiger&show=4694#a4694 Wed, 28 Dec 2016 15:25:35 +0000 Beantwortet: Ablauf Erstellung CMOS-Schaltung https://info2.aifb.kit.edu/qa/index.php?qa=3640&qa_1=ablauf-erstellung-cmos-schaltung&show=3645#a3645 Hallo uodsn,<br /> <br /> wie meistens in Info II ist es schwierig, einen allgemeine Vorgehensweise anzugeben, die so immer funktioniert.<br /> <br /> Es ist richtig, dass pMOS immer mit 'Source' an VDD oder an 'Drain' eines anderen pMOS-Elementes angeschlossen wird – bei nMOS analog mit GND. Es entsteht dann ein Schaltplan, der (bildlich gesprochen) in der unteren Hälfte nur nMOS, in der oberen Hälfte nur pMOS enthält. Dabei verhalten sich die beiden Bereiche komplementär zueinander (Parallelschaltungen im einen Bereich sind Reihenschaltungen im anderen und umgekehrt).<br /> <br /> Ich würde hier eher so vorgehen, dass ich mir überlege, wann denn eine '0' am Ausgang anliegen soll und dann dementsprechend den nMOS-Teil aufbaue. Dazu wird man tendenziell einige Negierungen der Eingangssignale brauchen. Wie eine solche Negierung entworfen werden kann, findet sich zum Beispiel in Aufgabe 3 der Bonusklausur (z.B. für x mit Bauteil 1 und 7).<br /> <br /> Der pMOS-Bereich wird dann entsprechend komplementär dazu aufgebaut. <br /> <br /> Viele Grüße<br /> <br /> Jonas (Tutor) HU-4-2 https://info2.aifb.kit.edu/qa/index.php?qa=3640&qa_1=ablauf-erstellung-cmos-schaltung&show=3645#a3645 Mon, 25 Jan 2016 13:55:39 +0000 Beantwortet: Richtlinien zum Aufbau eines Schaltnetzes https://info2.aifb.kit.edu/qa/index.php?qa=2212&qa_1=richtlinien-zum-aufbau-eines-schaltnetzes&show=2213#a2213 <div class="ilFrmPostContent"> <p> Hallo Paul,</p> <p> Die eine "richtige" Anleitung für CMOS gibt es nicht.</p> <p> Das wichtigste was dir immer bewusst sein sollte ist, das an V$_DD$ immer das Komplement wie an GND anliegt, wie du hier unschwer sehen kannst.</p> <p> Ich würde an deinerStelle also immer die Schaltung die an V$_DD$ anliegt zeichnen, und wenn du dir sicher bist, dass diese richtig ist, zeichnest du das Komplement dazu an den GND, dann bist du fertig. Ansonsten mit ein bisschen Übung bekommst du schnell ein Gefühl für solche Schaltungen.</p> <p> Ich hoffe ich konnte dir zumindest ein bisschen weiterhelfen,</p> <p> Marc (Tutor)</p> </div> <p> &nbsp;</p> HU-4-2 https://info2.aifb.kit.edu/qa/index.php?qa=2212&qa_1=richtlinien-zum-aufbau-eines-schaltnetzes&show=2213#a2213 Mon, 21 Sep 2015 07:02:49 +0000 Beantwortet: Wie funktioniert das mit dem "durchlassen" https://info2.aifb.kit.edu/qa/index.php?qa=2210&qa_1=wie-funktioniert-das-mit-dem-durchlassen&show=2211#a2211 <div class="ilFrmPostContent"> <p> Genau. Wenn du denn nMOS-Teil genau komplementär zum pMOS-Teil aufbaust (das C in CMOS steht für Complementary), dann ist eigentlich die in deinem ersten Post beschriebene Situation (genauso wie Kurzschlüsse) ausgeschlossen.</p> <p> Tobias (Tutor)</p> </div> <p> &nbsp;</p> HU-4-2 https://info2.aifb.kit.edu/qa/index.php?qa=2210&qa_1=wie-funktioniert-das-mit-dem-durchlassen&show=2211#a2211 Mon, 21 Sep 2015 07:01:31 +0000 Beantwortet: Vorhergehensweise bei der Verwendung von NAND und NOR aus Schaltfunktion https://info2.aifb.kit.edu/qa/index.php?qa=2206&qa_1=vorhergehensweise-bei-der-verwendung-nand-schaltfunktion&show=2207#a2207 <p> Diese Frage lässt sich so pauschal nicht beantworten, es hängt halt von der Schaltfunktion ab. Sie können im Prinzip jede Schaltfunktion aus NOR, NAND und NOT aufbauen, wenn Ihnen das beim Aufbau hilft (sogar NOR oder NAND alleine reichen aus), allerdings wird die Schaltung dadurch u.U. deutlich größer. Dazu kann ich Ihnen nur raten, sich verschiedene Schaltungen anzuschauen und es daran zu üben, bis Sie die Methode verstanden haben.<br> <br> Frau Pfeiffer hat in der zweiten Saalübung, falls Sie an dieser teilgenommen haben, eine andere, sehr elegante Methode vorgestellt, wie man die Schaltfunktion direkt anhand des Booleschen Ausdrucks in CMOS übertragen kann. Vielleicht kann Ihnen jemand aus Ihrem Kommilitonen-Kreis diese Methode nochmal erklären? (Ansonsten ist bei den Funktionen, die wir üblicherweise in Klausuren angeben, auch die obige Methode&nbsp;<span>meist nicht viel zeitaufwändiger.)</span><br> <br> Viele Grüße<br> <br> Lukas König</p> HU-4-2 https://info2.aifb.kit.edu/qa/index.php?qa=2206&qa_1=vorhergehensweise-bei-der-verwendung-nand-schaltfunktion&show=2207#a2207 Mon, 21 Sep 2015 06:56:58 +0000 Beantwortet: Bei anlegen von 1 an A,B,C : sperrt dann p-mos Teil ? https://info2.aifb.kit.edu/qa/index.php?qa=2204&qa_1=bei-anlegen-von-1-an-a-b-c-sperrt-dann-p-mos-teil&show=2205#a2205 <div class="ilFrmPostContent"> <p> Hallo,</p> <p> ja genau so ist es, pMOS sperrt und nMOS ist durchlässig wenn eine 1 anliegt, damit lasse ich quasi die 0 vom Ground durch :)</p> <p> Viele Grüße,</p> <p> Vivian (Tutor)</p> </div> <p> &nbsp;</p> HU-4-2 https://info2.aifb.kit.edu/qa/index.php?qa=2204&qa_1=bei-anlegen-von-1-an-a-b-c-sperrt-dann-p-mos-teil&show=2205#a2205 Mon, 21 Sep 2015 06:53:59 +0000