Theoretische und technische Informatik - ganz praktisch - Letzte Aktivität in CMOS

Antwort bearbeitet: Ist CMOS für die klausur relevant?

Fri, 18 Jan 2019 13:29:10 +0000

Hallo unpyy,

wir haben deine Frage zur Kenntnis genommen. Leider können wir als Tutoren keine Aussage über Inhalte der Klausur beantworten. Ich gebe deine Frage an die Übungsleiter weiter.

Alternativ steht für organisatorische Fragen auch das Ilias-Forum zur Verfügung. Ihr solltet bald dort auch eigene Beiträge einstellen können. Siehe https://info2.aifb.kit.edu/qa/index.php?qa=6529&qa_1=anwesenheit-abgabe-bonusblatt

Edit:

CMOS wurde von der Klausur von der Übungsleitung augeschlossen. Link zum entsprechenden Ilias-Eintrag: https://ilias.studium.kit.edu/ilias.php?ref_id=884238&cmdClass=ilobjforumgui&thr_pk=117025&cmd=viewThread&cmdNode=5r:d8&baseClass=ilrepositorygui

Liebe Grüße

Philipp

(Tutor)

Beantwortet: Umformung der Booleschen Funktion

Sat, 03 Feb 2018 17:03:52 +0000

Hallo!

Zuerst zur Aufgabe CMO-AC, Teil c):

Für den pMOS-Teil musst du die Funktion f gar nicht umformen und stellst die Funktion wie gewohnt dar (oder: Parallelschaltung; und: Reihenschaltung und für die Variable c brauchst du noch einen Inverter, da diese in der Funktion nicht negiert vorkommt). Im nMOS-Teil wird die Funktion f durch Vertauschen von Reihen- und Parallelschaltung dargestellt.

Hierzu kannst du dir auch die Folien aus Tutorium 4 (17 und 18) anschauen und die Funktionen und jeweiligen Schaltungen vergleichen.

Zu CMO-AB:

Ich gehe jetzt mal davon aus, dass du Teil a meinst. Hier funktioniert das genauso wie oben, auch hier sind keine Umformungen notwendig.

Viele Grüße

Sebastian (Tutor)

Beantwortet: Alternativlösung

Fri, 02 Feb 2018 17:20:37 +0000

Nein! Sie sollen doch die Schaltung in CMOS realisieren.

Beantwortet: Alternative Schreibweise b)

Sun, 23 Jul 2017 09:08:22 +0000

Hallo,

Ja, deine Lösung ist auch Korrekt. Die Schrebweisen NOR(a,b) und aNORb werden beide verwendent (siehe z.B. Aufgabe CMO-AG).

Viele Grüße,

Kaleb

Beantwortet: Alternativlösung c)

Mon, 06 Feb 2017 14:00:35 +0000

Ja, deine Lösungen bei 1) und bei 2) sind richtig.

Viele Grüße

Philipp (Tutor)

Kommentiert: Fehler in Lösung - eine Verbindung fehlt

Thu, 02 Feb 2017 05:35:56 +0000

Genau das habe ich gemeint. Habe das wohl ein bisschen missverständlich beschrieben. Dankeschön :)

Beantwortet: Unterschied "ausgefüllter Kreis" und nicht-ausgefüllter Kreis

Sun, 24 Jul 2016 12:07:26 +0000

Transistorsymbole ohne Kreis stehen für nmos Transistoren, Transistorsymbole mit Kreis stehen für pmos Transistoren. Ob ausgefüllt oder nicht, macht keinen Unterschied.

Der Kreis (obwohl der zum Transistorsymbol dazu gehört) steht tatsächlich in gewisser Weise für eine Negation, da sich die beiden Transistor-Typen genau gegensätzlich verhalten. pmos leitet, wenn am Gate (das sich da befindet, wo der Kreis gezeichnet wird) eine logische Null anliegt, nmos wenn eine logische Eins anliegt.

Viele Grüße,

Micaela Wünsche

Beantwortet: Alternativlösung CMO-AG c) 1.

Wed, 10 Feb 2016 16:40:50 +0000

Hallo uodsn!

Ja, das ist auch korrekt! Du kannst das ganz einfach mit einer Wahrheitstabelle selbst nachprüfen, ob deine Lösung das selbe Ergebnis wie eine XOR-Schaltung liefert!

Viele Grüße,
Janine (Tutorin)

Beantwortet: Wie komme ich auf die Lösung von der Frage 1 b)?

Mon, 08 Feb 2016 15:01:28 +0000

a und b ->
(nicht a) oder (nicht b)

Hier fehlt Ihnen noch ein "nicht": Nach De Morgan gilt

$$A \wedge B = \neg (\neg A \vee \neg B)$$

Und dann wären Sie schon fertig, denn auf der obersten Ebene haben Sie schon ein NOR und die einzelnen "nicht"s kann man jeweils auch durch ein NOR ausdrücken, denn es gilt

$$\neg A = A \operatorname{NOR} A$$

Das sieht zwar etwas umständlich aus, aber wenn man alles mit NOR schreiben will, geht es nicht anders.

Antwort bearbeitet: Alternativlösung

Sun, 07 Feb 2016 06:14:17 +0000

Hallo,

ja, deine Lösung passt auch.

Die Musterlösung ist lediglich noch etwas ökonomischer, weil sie zwei Bauteile weniger benötigt ;)

Gruß

Max (Tutor)

Antwort ausgewählt: Alternativlösung c)

Sat, 06 Feb 2016 22:39:09 +0000

Hallo,

ja das ist auch eine richtige Darstellung von einer XOR Schaltung :)

Viele Grüße,

Marc (Tutor)

Beantwortet: woher kommt die rechte Reihenschaltung?

Tue, 12 Jan 2016 12:54:26 +0000

Hallo,

wenn du die Schaltung direkt vor der Ausgabe zu f meinst, das ist ein sogenannter Inverter. Du hast bis dahin die Funktion (¬a ∧ ¬b) dargestellt und musst dies irgendwie verneinen also daraus ein ¬(¬a ∧ ¬b) machen. Dieser Inverter (die letzte "Reihenschaltung") macht genau das, es verneint alles was vorher war.

Ich hoffe das hilft.

Viele Grüße,

Marc (Tutor)

Beantwortet: Wie kommt man auf die umformungen?

Mon, 11 Jan 2016 19:49:24 +0000

Hallo,

bei dieser Aufgabe ist grundlegendes Nachdenken gefragt, ich finde es sehr schwer deine Frage zu beantworten, deshalb versuche ich dir einfach mal meinen Gedankengang dazulegen:

Zu b.1)
"Ein AND aus NOR bauen", ein NOR ist ja im Prinzip wie ein NOT nur für 2 Eingänge, nun ist die Frage wenn man 2 Eingänge hat, wie verbindet man diese? Es gibt bei A,B als Eingabe nur 2 Möglichkeiten nämlich gleiche (a,a/b.b) oder unterschiedliche (a,b) Eingänge. Bei AND ist es wenig sinnvoll direkt (a,b) zu nutzen, da man hier nicht herausbekommt wann beide eine 1 ausgeben. Also versetzt du NOR(a,a) und NOR(b,b) um herauszubekommen wann diese Positiv sind, du willst ja schließlich bei beiden wissen ob sie 1 sind. Wenn beide NORs 0 ausgeben, dann verbindest du diese noch mit einem NOR damit zum Schluss eine 1 steht insofern A und B WAHR waren.

Zu b.2) hier ist es so ähnlich nur dass du diesmal herausfinden möchtest dass mind 1 von A oder B WAHR ist. Bedeutet wenn du diese jetzt mit einem NOR direkt verknüpfst ergibt dieses 0 sobald eines der beiden WAHR ist. Nun musst du nur damit zum Schluss auch wirklich eine 1 steht das ganze nochmals durchführen und diese beiden wiederum mit einem NOR verknüpfen. Evtl. hilft es auch sich darüber im klaren zu sein, dass das NOR Gatter genau das Gegenteil ausgibt wie das OR Gatter und man sich so nun überlegen muss wie man das Ergebnis umdreht.

Zu c) Hier gehst du so vor dass du dir mit den vorhandenen Gattern AND, NOR und OR überlegst, da du nicht super direkt das XOR abbilden kannst, wie du genau das Gegenteil von XOR darstellen kannst. Nicht XOR wäre einmal: beide Eingänge sind 1 (AND) oder beide Eingänge sind 0 (NOR). Wenn du nun das Gegenteil hast dann drehst du das ganze mit einem NOR Gatter um, also wenn keins der beiden stimmt, dann hast du ein XOR.

Ich hoffe ich konnte dir ein wenig helfen, indem du nun den Gedankengang ein wenig nachvollziehen kannst.

Falls noch Fragen bestehen, einfach nochmal drunter kommentieren :)

Viele Grüße

Marc (Tutor)

Antwort ausgewählt: Wieso ändert sich das CMOS durch das Umformen des Booleschen Ausdrucks?

Sun, 15 Feb 2015 15:51:49 +0000

wenn Sie $f= a \vee b \vee c $ zeichen, dann haben Sie recht, dass Sie eine Parallelschaltung verwenden müssten. Allerdings müsseb Sie hier beachten, dass der PMOS leitet, wenn false anliegt, also müssten sie a und b und c jeweils noch negieren, bevor diese in die Parallelschaltung fließen.

Wenn Sie sich das nun logisch überlegen, dann machen diese zwei Schaltungen genau das gleiche, zuerst alles negieren und dann in eine Parrallelschaltung - oder eine Reihenschaltung (unnegiert) und dann im Anschluss negieren.

Und das ist auch genau das, was die Umformung des Booleschen Terms sagt, beides ist genau das gleiche, nur eben ein bisschen anders dargestellt.

Sie könnten also natürlich auch Ihre Version (mit Negationen) verwenden, aber weniger Transistoren brauchen Sie mit der Musterlösung und das spart Ihnen in der Realität natürlich einerseits Geld und andererseits auch Platz. (vgl. zB auch platzsparende Darstellung mit BDDs)

Ich hoffe, dass das verständlich war.

Viele Grüße

Friederike Pfeiffer-Bohnen

Beantwortet: Alternative Lösung b)

Sun, 15 Feb 2015 10:21:55 +0000

Hallo,

wie Sie 2 Leitungen einfach so zusammenführen ist mir nicht ganz klar. Für eine Zusammenführung benötigen Sie immer irgendeinen Baustein und in dem Fall wie SIe an ihrer Funktion sehen können ein OR, welches aber nicht benutzt werden soll. Evtl fügt LogiFlash implizit ein OR ein wenn sie keinen Baustein verwenden? Für die Klausur sollten Sie bei einer ähnlichen Aufgabe definitiv in Ihrer Formel schon nur noch die vorgeschriebenen Bausteine stehen haben und es anschließend ins Schaltnetz überführen.

Viele Grüße,

Janina (Tutorin)

Antwort ausgewählt: Fehlt hier der Graph?

Mon, 02 Feb 2015 11:03:09 +0000

Ja, da fehlt er tatsächlich. Ich weiß aber wirklich nicht, warum. Das muss ich mir im Dokument nochmal genauer anschauen.

Die CMOS-Schaltung soll jedenfalls diese sein:

Beantwortet: Alternativlösung mit Doppelnegation

Mon, 26 Jan 2015 13:20:12 +0000

Hallo,

ich hoffe ich habe mir das jetzt richtig überlegt...

So wie ich das sehe, geht es so nicht. Am besten siehst du es wohl, wenn du als Eingabe a=b=c=0 nimmst. Dann schließen alle p-MOS Transistoren und in deinem ersten Inverter schließt folglich der n-MOS auf GND. Folge ist, dass du eine Verbindung von Vdd zu GND herstellst und deine Schaltung so kurzschließt.

Problem 2: Du kannst nicht innerhalb des p-MOS Teils eine Leitung abgreifen. Hier geschehen zwischen b und c.

Wenn du mit der Doppelnegation arbeiten willst, so musst du es der Reihenfolge nach machen. Erst a' UND b' dann den Inverter und das in Reihe zu c' und dieses Ergebnis dann wieder invertieren. Ich würde diese Version nicht empfehlen.

Viele Grüße,

Julian (Tutor)

Kommentiert: Alternativlösung

Wed, 14 Jan 2015 22:21:45 +0000

Habe die Frage im Thread "gleiche Frage - Alternativlösung" beantwortet, da dort auch die Grafik mit dem alternativen Lösungsvorschlag vorhanden ist und man die Erklärung, warum diese Lösung nicht funktioniert, somit hoffentlich besser versteht!

Gruß, Janine (Tutorin)

Beantwortet: gleiche Frage - Alternativlösung

Wed, 14 Jan 2015 22:18:53 +0000

Hallo!

Im Prinzip hast du dir durch deinen Kommentar die Frage bereits selbst beantwortet:

In der Praxis beruhen Transistorschaltungen auf dem Ausgleich von Potenzialdiffenzen, die einen kurzen Stromfluss bewirken. VDD und GND haben unterschiedliche Potenziale, dh. VDD hat auf dem Wert "1" (zB. 5 Volt) und GND auf dem Wert "0" (0 Volt). Damit deine Schaltung nun funktioniert, müssen zum einen die Transistoren leitend sein, und zum anderen muss dadurch ein Stormfluss in Folge eines Potenzialausgleichs stattfinden. Genau das ist das Problem, wenn du nMOS-Transistoren an VDD und pMOS-Transistoren an GND anschließt:

nMOS-Transistoren sind leitend, wenn an ihrem Eingang der Wert "1" anliegt ( in deiner Schatung also zB. a = 1). Ist dies der Fall, so findet jedoch trotzdem kein Stromfluss statt, da der Transistor ja an VDD = 1 anliegt, weshalb keine Potenzialdifferenz vorliegt und damit auch kein Potenzialausgleich stattfinden kann.

Dies gilt analog bei pMOS-Transistoren: Diese sind leitend für den Eingangswert 0. Verbindest du sie dann aber mit GND, so passiert wegen der fehlenden Potentialdifferenz wieder nichts, obwohl der pMOS-Transistor "offen" ist.

Deshalb: nMOS- Transistoren mit GND und pMOS-Transistoren mit VDD verbinden - dann ist auch die nötige Potenzialdifferenz vorhanden, sobald die Transistoren durchlässig sind!

Ich hoffe, ich konnte dir helfen!

Gruß, Janine (Tutorin)

Beantwortet: Denkfehler

Mon, 12 Jan 2015 17:26:49 +0000

stimmt :) .Danke

Beantwortet: Alternativlösung

Mon, 12 Jan 2015 09:34:20 +0000

Ich habe grade mal versucht die Cmos Schaltung nach deiner Beschreibung zu malen und kann keinen Fehler finden. Da du die Eingangsignale negierst ist der Ausdruck nun war, sobald A und B nicht gleichzeitig wahr sind. Hierfür sorgen deine beiden parallel geschalteten pMos Transistoren.

Es ist ziemlich schwer deine Schaltung als richtig einzuordnen ohne sie gesehen zu haben. Hast du mal versucht mit einer Wahrheitstabelle alle Eingaben zu prüfen?

Beantwortet: Lösungsprinzip bei Teilaufgabe c)

Tue, 04 Nov 2014 08:36:53 +0000

Hallo,

wenn du die b) verstanden hast, dann solltest du zunächst die b) mit der c) vergleichen. Den der linke Teil ist dort noch komplett gleich. Was dann noch mit dem Ausgang gemacht wird, ist eine Negation. Also eigentlich nimmst du die Funktion aus b und negierst sie dann noch.

Gruß,

Adam (Tutor)

Beantwortet: Verwendung von NMOS am VDD und PMOS am Ground

Tue, 04 Nov 2014 08:34:09 +0000

Wenn die Schaltung so korrekt war (habe diese nicht mehr im Kopf), dann würde Sie wohl funktionieren, aber nicht so gut.

"Was sollte man z.b. in der Klausur schreiben, wenn man so eine Schaltung bekommt und diese benennen soll: "falsch geschaltet" ?"

So eine Fragestellung hatten wir noch nicht :-) . Für neue Ideen sind wir immer dankbar. Das wird dann wohl von der Fragestellung abhängen.

Freundliche Grüße
Friederike Pfeiffer

Beantwortet: Alternative Lösung der CMOS Schaltung

Tue, 04 Nov 2014 08:30:16 +0000

Hallo Lars,

Sie Haben vollkommen recht, so wie Sie das mit den Invertern gezeichnet haben, geht das nicht, Sie müssen diese immer separat mit VDD und GND verbinden.

Viele Grüße

Friederike Pfeiffer-Bohnen und Lukas König

Beantwortet: Teilaufgabe a) : möglich, nMOS alle in Reihe zu schalten?

Tue, 04 Nov 2014 08:22:55 +0000

Hallo,

nein, das wäre nicht möglich.

Paarweise parallel und dann in Reihe heißt ja soviel wie, dass die 0 von GND durchkommt, wenn (c oder d) und (a oder b) 1 sind (das oder ist hier inklusiv, die Klammern nur zur Verdeutlichung).

Das kann man nach Distributivität auch schreiben als (c und a) oder (d und a) oder (c und b) oder (d und b).

Wenn du aber alle in Reihe schaltest, dann wäre die Bedingung für das Durchkommen der 0, dass a und b und c und d 1 sind, was offensichtlich nicht das Gleiche ist.

Generell kann es auch bei einem CMOS-Gatter, bei dem an der 1 nur die pMOS und an der 0 nur die nMOS anliegen, nicht sein, dass du die Anordnung der nMOS anpasst, ohne die der pMOS zu verändern. Denn beide sind immer das Komplement des anderen, sprich pMOS ist eine Parallelschaltung von Reihenschlatungen, also muss nMOS eine Reihenschaltung von Parallelschaltungen sein.

Ich hoffe ich konnte dir weiterhelfen.

Viele Grüße

Philippe (Tutor)

Kommentiert: Lösungsansatz bei Teilaufgabe b)

Tue, 04 Nov 2014 08:15:51 +0000

Hallo,

zunächst ziehst du aus den beiden Klammern ein Negationszeichen raus, dazu musst du noch den Inhalt der Klammern negieren. Dann steht da

nor(a,b) or nor(a,b).

Die beiden ersten nor-Bausteine stehen oben, die letzten beiden liefen dir das or, denn

nor(nor(a,b))=or(a,b).

(Geht auch bei and -> nand(nand(a,b))=and(a,b).)

Gruß,

Adam (Tutor)

Antwort ausgewählt: Funktionsweise der CMOS Schaltung

Tue, 04 Nov 2014 08:14:29 +0000

1) Ja, hätte man. Wie man das anordnet ist egal, solange die Funktion richtig realisiert wird.

2)Diese Frage beantwortet denke ich der Beitrag von Fabian (Tutor) in CMO-AC.

Viele Grüße,

Sven (Tutor)

Beantwortet: Verständnisfrage: wann wird die 1 von VDD an f übertragen

Tue, 04 Nov 2014 08:13:58 +0000

Hallo,

vermutlich hast du aus Versehen das Schaltwerk für die negierten Werte von a,b,c,d betrachtet. Tatsächlich muss man hier aber nur schauen, was passiert, wenn a,b,c,d (in deinem Beispiel) alle 0 sind: dann wird pMos durchlässig und nMos sperrt. Damit wird dann die 1 von VDD an f übertragen.

Viele Grüße,

Vivian (Tutor)

Alternative Lösung zu Teilaufgabe b)

Tue, 04 Nov 2014 08:07:03 +0000

Ist es auch möglich b) hinter den NORs, die jeweils ab bzw. cd zusammenführen mit jeweils einem NOT, welche dann beide in ein NAND führen zu beantworten?

Beantwortet: Darstellung der elementaren Bauelemente

Tue, 04 Nov 2014 07:57:10 +0000

Hallo,

XOR oder 2k+1 ist egal (= 1 bei nur zwei Eingängen).
OR oder >=1 ist egal.
AND oder & ist egal.
NOT oder Kreis ist egal.

Prinzipiell wird alles, was nicht falsch ist, zu Gunsten des Studenten interpretiert.

Viele Grüße
Friederike Pfeiffer

Kommentiert: Alternative Lösung zu a)

Tue, 04 Nov 2014 07:54:29 +0000

p-mos leitet bei 0 heißt wenn am gate eine 0 anliegt, ist die schaltung durchlässig. was du meinst ist, dass man mit einer p-mos schaltung gut eine 1 weiterleiten kann. Denn wenn am Gate eine 0 anliegt, und von VDD eine 1 kommt, ist die potentialdifferenz groß, sodass "strom fließt", also die eins weitergegeben wird.

lg Adam

Beantwortet: Verwendung eines Konverter in Teilaufgabe b)

Tue, 04 Nov 2014 07:48:23 +0000

Das wäre auch richtig, da a NOR a = NOT a.

Viele Grüße,

Sven (Tutor)

Beantwortet: Wie wird die Zahl der Eingänge festgelegt?

Tue, 04 Nov 2014 07:36:23 +0000

Hi,

in der Klausur wird es durch die Aufgabenstellung festgelegt werden, wieviele Eingänge deine Gatter haben dürfen.

Gruß

Sebastian (Tutor)

Beantwortet: Boolschen Term umformen für die Erstellung der Schaltung?

Sat, 01 Nov 2014 11:32:07 +0000

Du musst dir eben, bevor du deine Schaltung zeichnest, überlegen, ob du deine PMOS-Schalter bei VDD auf durchlässig schalten möchtest, wenn am Eingang eine 0 anliegt (dann musst du nicht invertieren) oder wenn eine 1 anliegt (in diesem Fall musst du invertieren). Beim Beispiel a v b möchtest du ja deine PMOS Tranisistoren genau auf durchlässig stellen, wenn entweder a oder b eins sind. Da PMOS Transistoren allerdings bei einer null auf durchlässig schalten, musst du die Formel dementsprechend negieren und auch in der Schaltung dann einen Inverter einbauen.

Viele Grüße

Lukas (Tutor)

Beantwortet: NMOS und PMOS

Sat, 01 Nov 2014 11:30:40 +0000

Hallo,

ich glaube, du missverstehst die Funktionsweise von Transistoren. Das Signal am Gate, also am Eingang auf der Fläche, wird nie durchgeleitet, sondern bestimmt lediglich das Schaltverhalten. Entsprechend kann bei deiner Zeichnung der NMOS-transistor ganz rechts auch nichts weiterleiten. Durchgeleitet werden lediglich das große und das kleine Potential VDD bzw. GND (oder 1 bzw. 0).

Am einfachsten ist es, bei CMOS-Schaltungen die Funktionen umzuformen in bekannte Bausteine (NAND, NOR, NOT), und nur eine Seite zu bauen. Die zweite Seite ergibt sich einfach als Komplement der ersten.

Nehmen wir hier einfach mal die obere Seite. Damit eine 1 durchgeleitet werden kann, muss entweder a oder b eins sein (oder beide). Mit einer 1 als Steuersignal lässt sich aber eine 1 aufgrund der geringen Spannungsdifferenz nicht ausreichend gut weiterleiten. Also wendet man die deMorgansche Regel an (s. Lösung). Nun gilt, dass die 1 dann weitergeleitet wird, wenn a und b beide 0 sind. Ganz am Ende muss halt noch eine Invertierung stattfinden, allerdings erfolgt dies durch ein Standardgitter, das man sich gut merken kann.

Damit also die 1 nur durchgeleitet wird, wenn a und b beide 0 sind, müssen wir zwei PMOS-Transistoren in Reihe schalten.

Die untere Seite ist dann nur noch das Komplement. Wenn oben zwei PMOS-Gatter in Reihe stehen, müssen unten zwei NMOS-Gatter parallel geschaltet werden.

Die Invertierung des nun eigentlich falschrum gelgegenen Signals erfolgt durch das Standard-NOT-Gatter (s. Vorlesungsfolien) ganz am Ende.

Ich hoffe, das hat deine Frage beantwortet.

Viele Grüße

Philippe (Tutor)

Darstellung der Doppelneagtion

Tue, 28 Oct 2014 11:58:40 +0000

Ich habe leider nicht ganz kapiert wie die Doppelnegation von C dargestellt wurde. Welche ist die Leitung ganz außen? Und wie wird da was negiert, ich sehe nur zwei p-MOS hintereinander.

Könnte mir da noch bitte jemand weiter helfen? Dankeschön!

Bearbeitet: Vorgehensweise bei CMOS Aufgaben

Tue, 28 Oct 2014 11:57:18 +0000

Wie gehe ich bei solchen Aufgaben vor, mommentan ähnelt es mir einem Glücksspiel aus die Lsg. drauf zu kommen....?

Beantwortet: Alternative Lösung durch Umstellung der Booleschen Funktion

Tue, 28 Oct 2014 11:55:30 +0000

Hallo,

die Umformungen stimmen, aber um ehrlich zu sein sehe ich den Sinn nicht, eigentlich schreibst du es nur komplizierter auf. Deine Schaltung würde um einiges größer werden. Das wäre nur sinnvoll, wenn du mit Bausteinen arbeiten könntest, aber nur not und nor zu Verfügung hättest. Wenn du willst kannst du mal eine Zeichnung von der Formel anfertigen udn sie hochladen, aber ich würde dir davon abraten :D

Gruß,

Adam (Tutor)

Beantwortet: Aufgabenteil b) - ausführliche Erklärung?

Tue, 28 Oct 2014 11:47:38 +0000

Wie Sie selbst schon (indirekt) schrieben, leiten NMOS und PMOS sowohl 0 als auch 1, jedoch eben nicht mit der gleichen Effizienz - man braucht also mehr Energie. Man könnte also im Prinzip statt CMOS auch nur PMOS oder nur NMOS verwenden, nur wird es dadurch ineffizienter, weshalb man es in der Praxis nicht (mehr) macht. Man braucht dafür entweder höhere Stöme oder mehr Platz für die Schaltung.

Viele Grüße
Friederike Pfeiffer und Lukas König

Beantwortet: Alternative Lösung mit Verwendung von NOR

Tue, 28 Oct 2014 11:33:22 +0000

Hallo zusammen,

die Lösung stimmt so wirklich nicht. Es ist zwar ein NOR mit 3 Eingängen, aber das entspricht nicht dem Ausdruck (a NOR b) NOR c.

Bei Florian oben ist an dieser Stelle:
" -(a + b) * -c = ((a NOR b) NOR c)" ein Umformungsfehler:
$¬(a∨b)∧¬c=aNORb∧¬c=¬¬(aNORb)∧¬c=(¬(aNORb))NORc$

Am einfachsten kommen Sie hier übrigens zum Ziel, wenn Sie sich die CMOS Schaltung anschauen, und diese einfach in einen Booleschen Ausdruck umschreiben also $¬a∧¬b∧¬c=¬(a∨b∨c)$

Wir werden das anpassen.
Viele Grüße
Friederike Pfeiffer

Bildung des Booleschen Ausdruck

Tue, 28 Oct 2014 11:22:58 +0000

stimmt der boolesche ausdruck nA u. nB u. nC (nicht A und nicht B und nicht C) hier auch?

Kommentiert: Funktionsweise dieser CMOS Schaltung

Tue, 28 Oct 2014 11:11:27 +0000

Ja. Geht so auch.

Was mich nur wundert, ist was du da mit parallel und Reihe daneben geschrieben hast. Wenn das heißen soll, dass p-MOS parallel geschaltet wird und deswegen n-MOS in Reihe ist das richtig.

Gruß,

Julian (Tutor)

Bearbeitet: Allgemeine Vorgehensweise bei CMOS Schaltungen

Tue, 28 Oct 2014 11:03:00 +0000

Kann mir vll jemand erklären wie man auf diese Schaltung kommt und wie man grundsätzlich an CMOS- Aufgaben ran geht.

Vielen Dank

CMOS relevant für die Bonusklausur?

Tue, 28 Oct 2014 10:51:08 +0000

Eine allgemeine Frage:

Ist "CMOS" relevant für die Bonusklausur morgen? War der Meinung es sei nur der Stoff bis zum 4. Tutblatt relevant..

Antwort ausgewählt: Funktionsweise des CMOS-Schaltbildes

Tue, 28 Oct 2014 10:45:19 +0000

Hallo,

Nein ;).

CMOS besteht IMMER aus p-MOS und n-MOS Transistoren. Die Leitungen, die du mit einem Fragezeichen markiert hast, führen zu den n-MOS Transistoren des Inverters und sind absolut notwendig.

Gruß,

Julian (Tutor)

Antwort erneut angezeigt: Ablesen einer Schaltfunktion aus CMOS

Tue, 28 Oct 2014 09:33:47 +0000

Hallo,

das folgt einfach daraus, dass der erste Teil, also nicht(a oder b) und das nicht(c) im oberen PMOS-Teil durch eine Parallelschaltung zusammengeführt werden. Das entspricht einem oder.

Gruß Claudio (Tutor)

Umformung Schaltznetz

Fri, 24 Oct 2014 07:13:56 +0000

Mir ist die Umformung des boolschen Terms a ∨ b = ¬(¬a ∧ ¬b) klar. Aber nicht warum man das macht bzw. wie ich danach danach die Schaltung konstruieren kann. Oder konstruiert man erst die Schaltung und liest daraus den boolschen Term ab, aber auch das kann ich nicht nachvollziehen

Erklärung CMO (NMOS und PMOS)

Fri, 24 Oct 2014 07:12:11 +0000

Ich verstehe bei der Musterlösung nicht, wieso vor dem f zusätzlich noch ein NMOS und PMOS Transistor in Reihe geschaltet sind.

Was bedeutet NOR

Fri, 24 Oct 2014 07:07:19 +0000

Hallo,
ich hätte eine Frage zu Teilaufgabe c)
und zwar soll ja ein XOR-Gatter erzeugt werden, was (a,b) --> (a und 'b) oder ('a und b) entspricht.
demnach müsste bei der Eingabe (a = true) und (b = true) false herauskommen, richtig ?
Wenn ich jetzt bei der Lösung: NOR [AND(a,b), NOR(a,b)] a und b als true eingebe, wird doch daraus:
NOR [true, false] --> true ... es sollte doch aber bei der Realisierung eines XOR durch diese Belegung false herauskommen, oder ?

Vergleich der Tabellenwerte

Fri, 24 Oct 2014 07:05:38 +0000

Ich verstehe hier die c) überhaupt nicht, obwohl ich die b) noch nachvollziehen konnte.

Ich weiß nicht, was ich von den ganzen OR, AND und NOR/NOT-Tabellen jetzt miteinander vergleichen muss, um auf die Lösung zu kommen.

Wie geht man bei solchen Aufgaben vor?