Theoretische und technische Informatik - ganz praktisch - Letzte Fragen in CMOS

Ist CMOS für die klausur relevant?

Thu, 27 Dec 2018 16:32:57 +0000

Wird das Unterkapitel CMOS in diesem Semester klausurrelevant sein? Ich kann keine Vorlesungsfolien dazu finden.

Umformung der Booleschen Funktion

Fri, 02 Feb 2018 17:22:57 +0000

Wie wurde die Boolsche Funktion in c) umgeformt, sodass ich die Zeichnung bzw. Lösung verstehen kann.

Das C wird negiert und (A NOR B) lese ich daraus?! Die Lösung von Aufgabe CMO-AB ist mir ebenfalls nichts ganz schlüssig.

Ich würde mich wirklich über eine konstuktive Antwort freuen!

Viele Grüße und allen viel Erfolg

Alternativlösung

Fri, 02 Feb 2018 16:55:29 +0000

Im Schaubild sind ein PMOS und ein NMOS genau vor dem f gezeichnet, kann man die beide durch ein NOT-Gatter ersetzen?

Vielen Dank

Alternative Schreibweise b)

Sat, 22 Jul 2017 10:29:35 +0000

Guten Tag,

ist es von der Schreibweise auch korrekt

¬( NOR(NOR(a,b),NOR(c,d)))

zu verwenden?

Alternativlösung c)

Sun, 05 Feb 2017 22:27:00 +0000

bei 1) Wäre OR( Nor(a, Nor(b,b) ) , Nor(Nor(a,a) , b) ) auch korrekt?

und bei 2) OR( And( Not(a), b) , And(a, Not(b) ) ?

Unterschied "ausgefüllter Kreis" und nicht-ausgefüllter Kreis

Sun, 24 Jul 2016 11:51:19 +0000

Hallo,

in der Schaltung sind ja beim PMOS diese Kreise nicht ausgefüllt. Bedeutet das, dass a,b und c hier negiert werden. Und darausfolgendend heißt, wenn die Kreise ausgefüllt sind, dass a,b und c dann unnegiert sind?

Oder ist das lediglich eine Schreibweise? In den Vorlesungsfolien 6-52 ist dieser kleine Kreis nämlich ausgefüllt!

Danke im Voraus! :)

Alternativlösung CMO-AG c) 1.

Wed, 10 Feb 2016 14:15:43 +0000

Hallo,

ist für die erste Aufgabe aus 1c) auch XOR(a,b) = OR(AND (NOR(a,a),b), AND (a, NOR (b,b))) möglich?

Danke!

Wie komme ich auf die Lösung von der Frage 1 b)?

Mon, 08 Feb 2016 08:39:53 +0000

Kann mir jemand die Zwischenschritte erklären?

Alternativlösung

Sat, 06 Feb 2016 15:21:28 +0000

Hallo,

die gleiche Alternativlösung kam schon,aber hier jetzt mit Bild.

Ist es so nicht auch möglich?

Also zuerst a v b und dann zwei Inverter am Anfang.

Danke schonmal!

Alternativlösung c)

Sat, 06 Feb 2016 11:15:32 +0000

Hallo,

ist bei der c) 2) auch diese Schaltung richtig?

XOR(a,b) = OR( AND(NOT(a), b) , AND(a, NOT(b)))

Vielen Dank schonmal!

Fehler in Lösung - eine Verbindung fehlt

Thu, 04 Feb 2016 16:03:33 +0000

Soweit ich es sehe, fehlt hier eine Verbindung von a zum NMOS Teil

woher kommt die rechte Reihenschaltung?

Tue, 12 Jan 2016 12:49:19 +0000

Hallo,

ich habe eine kurze Frage bzgl der obigen Aufgabe:

mir ist unklar woher die Reihenschaltung rechts im Schaubild (bei f) herkommt, da mit PMOS und NMOS der OR-Gatter bereits realisiert wird.

Vielen Dank im Voraus!

MFG

Wie kommt man auf die umformungen?

Mon, 11 Jan 2016 18:57:38 +0000

Hallo,

ich verstehe nicht wie man bei der b) und c) auf die lösung kommt. Wie muss man da vorgehen?

Vielen Dank im Voraus

Alternative Lösung b)

Sun, 15 Feb 2015 09:28:31 +0000

Wieso kann ich nach dem ersten Umformungsschritt "NOR(a,b) or NOR(a,b)" nicht aufhören? Und es dann darstellen, als zwei parallele NOR-Bausteine, die einfach in f zusammengeführt werden (ohne weitere Bausteine)? Habe das Ganze in LogiFlash nachgebaut und kann keinen Unterschied erkennen, da die beiden hinteren Bausteine das Signal nur zweimal umwandeln.

Wieso ändert sich das CMOS durch das Umformen des Booleschen Ausdrucks?

Tue, 10 Feb 2015 08:54:05 +0000

Wenn ich hier direkt ein CMOS Schaubild aus f = A + B + C zeichnen würde, so hätte ich im PMOS-Teil ja eine Parallelschaltung von A, B und C.

Nach der Umformung durch doppelte Negierung und De Morgan erhalte ich dann:

f = -(-A & -B & -C) , was allerdings in einem komplett anderen Schaubild endet. Hier müsste ich ja eine Reihenschaltung machen - von den ganzen Negierungen mal abgesehen.

Meine Frage also: warum ist das so? Die Umfromung darf das CMOS Schaubild ja eigentlich nicht beeinflussen...

Fehlt hier der Graph?

Wed, 28 Jan 2015 14:15:50 +0000

Fehlt hier der Graph?

Alternativlösung mit Doppelnegation

Sun, 25 Jan 2015 20:22:51 +0000

Hallo zusammen, ich habe zuerst die Boolesche Funktion Doppelnegiert und dann meine CMOS-Schaltung gezeichnet. Könnt ihr mir sagen, ob diese so stimmt?

Also: ((a´ UND b´)´ UND c´)´

https://drive.google.com/file/d/0B_drRysJ4Q_YMG8zSEtfMUZLR1k/view?usp=sharing

Danke für alle Hinweiße.

PS: Warum werden keine LATEX-Befehle akzeptiert?

gleiche Frage - Alternativlösung

Wed, 14 Jan 2015 19:56:31 +0000

Hallo, ich wollte die gleiche Frage stellen, hier ist ein Bild der Lösungsidee:

Alternativlösung

Wed, 14 Jan 2015 12:33:08 +0000

Hallo, es wäre doch genauso richtig, wenn ich einfach zunächst die drei Eingänge in pMOS parallel schalte und anschließend die drei Eingänge in nMOS seriell schalte!? F kann ich zwischen beiden Schaltungen abgreifen und spare mir den Inverter.

Danke!

Denkfehler

Mon, 12 Jan 2015 17:15:12 +0000

Hallo

in der Lösung wird 2 mal niegiert. Bei mir klappt nur 1 mal. Was mache ich falsch ?

Alternativlösung

Mon, 12 Jan 2015 07:48:45 +0000

In der Musterlösungen ist am Ende der Schaltung ein Inverter eingebaut, also im Anschluss an die Reihen- und Parallelschaltung.

Beim selbständigen Lösen der Aufgabe habe ich jedoch 2 Inverter zu Beginn eingebaut, um die Eingabe a bzw. die Eingabe von b zu invertieren. Anschließend habe ich dann 2 nMOS-Transistoren in Reihe geschaltet und die zwei pMOS-Transistoren parallel geschaltet.

Ich kann zwar die Musterlösung durchaus nachvollziehen, wüsste aber gerne ob meine Lösung ebenfalls richtig ist und wenn nicht, wieso nicht. Vielen Dank im Vorraus!

Lösungsprinzip bei Teilaufgabe c)

Tue, 04 Nov 2014 08:36:15 +0000

Ich habe noch einige Schwierigkeiten bei den CMOS-Aufgaben.

Ich verstehe, wie man bei Aufgabe a), b) und d) auf den boolschen Term kommt. Dafür muss am Ausgang eine 1 anliegen.d

Bei c) habe ich aber noch Schwierigkeiten - am Ausgang liegt jetzt doch eine 0 an, da NMOS bei einer 1 durchlässt und eine 0 überträgt.

Wo liegt mein Denkfehler bei der ganzen Sache?

Könnte mir das bitte nochmal jemand vom Prinzip her erklären!

Verwendung von NMOS am VDD und PMOS am Ground

Tue, 04 Nov 2014 08:33:49 +0000

Hallo,

nochmal zu der Schaltung, die anfangs für c) gegeben war. (EDIT: Verwendung von NMOS am VDD und PMOS am Ground)

Was würde dabei in der Realität geschehen? Würde die 1 wirklich nur bis zu einem bestimmten Grad geleitet werden, also z.b. nicht die vollen 1,5 V, sondern weniger oder wie kann man sich das vorstellen?

Oder würde einfach nichts geschehen, da kein Potentialunterschied herrscht.

Was sollte man z.b. in der Klausur schreiben, wenn man so eine Schaltung bekommt und diese benennen soll: "falsch geschaltet" ?

Liebe Grüße

Alternative Lösung der CMOS Schaltung

Tue, 04 Nov 2014 08:29:17 +0000

Hallo,

Ich habe eine etwas andere Lösung. Ist diese auch korrekt ?

Gruß
Lars

Teilaufgabe a) : möglich, nMOS alle in Reihe zu schalten?

Tue, 04 Nov 2014 08:22:39 +0000

Wäre es bei Aufgabenteil a) auch möglich, die nMOS alle in Reihe zu schalten anstatt paarweise parallel und dann in Reihe?

Verständnisfrage: wann wird die 1 von VDD an f übertragen

Tue, 04 Nov 2014 08:13:37 +0000

Hallo,

iwie habe ich gerade ein kleines Verständnisproblem. Wenn ich für meine Literale die Belegung 0 wähle, dann werden sie alle negiert, d.h zu 1 und meine n-mos Transitoren sind geöffnet ( alle p-mos sind geschlossen). Dann ist f mit GND verbunden und an f liegt 0 an. Aber wenn ich meine Funktion anschaue, dann gibt doch 1 v 1 =1. Wo ist mein Denkfehler?

Danke

Alternative Lösung zu Teilaufgabe b)

Tue, 04 Nov 2014 08:07:03 +0000

Ist es auch möglich b) hinter den NORs, die jeweils ab bzw. cd zusammenführen mit jeweils einem NOT, welche dann beide in ein NAND führen zu beantworten?

Lösungsansatz bei Teilaufgabe b)

Tue, 04 Nov 2014 08:03:20 +0000

Wie komme ich darauf dass es sich bei der Lösung um 4 NOR Elemente handelt ? Muss ich das sehen oder gibt es da einen Trick ?

Vielen Dank !

Darstellung der elementaren Bauelemente

Tue, 04 Nov 2014 07:56:44 +0000

mal eine generelle Frage zur Darstellung der elementaren Bauelemente:

wann schreibt man XOR, wann =1, wann 2k+1

wann OR, wann >=1

wann AND, wann &

wann NOT, wann nur Kreis, wann Rechteck mit 1 und Kreis?

kommt es auf die anzahl der variablen an?

Liebe Grüße

Verwendung eines Konverter in Teilaufgabe b)

Tue, 04 Nov 2014 07:46:52 +0000

Teilaufg. b)

Wäre es auch richtig, statt dem letzten NOR-Gatter einen Konverter zum benutzen?

Funktionsweise der CMOS Schaltung

Tue, 04 Nov 2014 07:41:31 +0000

Mir ist klar wann p und n-mos leiten. Ich sehe nur nicht ganz wie das realisiert wurde....

1) Das bild sieht ja aus, als ob es in 2 Hälften aufgeteilt ist. Hätte man c und da auf die gleiche seite wie a und be schreiben können?

2) diese Blöcke die aus n-mos bestehen, dienen die sozusagen als verneinung? Dann wäre ja das im PRinzip die geg. Fkt. Jedoch, wieso dann noch der große Block?

Wie wird die Zahl der Eingänge festgelegt?

Tue, 04 Nov 2014 07:35:54 +0000

Hallo,

Ich habe eine allgemeine Frage zu Schaltnetzen (bezieht sich also schon auf die Aufgaben aus dem Kapitel vor CMOS): Ist es festgelegt, wie viele Eingänge meine XOR/AND/OR Gatter haben dürfen? Manchmal wurden in der Musterlösung mehrere Gatter des gleichen Typs mit jeweils 2 Eingängen verwendet während ich auch ein einziges mit mehreren Eingängen genommen hätte.

Danke!

Alternative Lösung zu a)

Tue, 04 Nov 2014 07:32:12 +0000

Hallo,

wäre es auch möglich, statt einem NOR ein NOT ganz am Ende zu verwenden? Im Grunde muss man ja NOR(a,b) OR NOR(c,d) darstellen, und das OR hätte ich durch ein NOR+NOT dargestellt.

Danke!

Boolschen Term umformen für die Erstellung der Schaltung?

Sat, 01 Nov 2014 11:31:59 +0000

Mir ist die Umformung des boolschen Terms a ∨ b = ¬(¬a ∧ ¬b) klar. Aber nicht warum man das macht bzw. wie ich danach danach die Schaltung konstruieren kann. Oder konstruiert man erst die Schaltung und liest daraus den boolschen Term ab, aber auch das kann ich nicht nachvollziehen

NMOS und PMOS

Sat, 01 Nov 2014 11:30:21 +0000

Ich verstehe bei der Musterlösung nicht, wieso vor dem f zusätzlich noch ein NMOS und PMOS Transistor in Reihe geschaltet sind.

Ich hätte vor f nur den NMOS-Transistor gezeichnet, da doch a und b, wenn sie durch PMOS laufen 0 sind, da ja PMOS nur für 0 durchlässig ist. f muss aber 1 werden und bei einem OR-Gatter muss mindestens eine 1 vorhanden sein, damit der Ausdruck 1 wird. Demnach hätte ich einfach die 0, die von den beiden PMOS Transistoren kommt, einfach mit einem NMOS "den weg versperrt", damit "die 0 nicht zum f gelangt".

Die Bedingung, dass eine 1 reicht, wird doch schon durch die NMOS-Parallelschaltung garantiert, oder nicht?

Wo liegt mein Denkfehler?

Darstellung der Doppelneagtion

Tue, 28 Oct 2014 11:58:40 +0000

Ich habe leider nicht ganz kapiert wie die Doppelnegation von C dargestellt wurde. Welche ist die Leitung ganz außen? Und wie wird da was negiert, ich sehe nur zwei p-MOS hintereinander.

Könnte mir da noch bitte jemand weiter helfen? Dankeschön!

Alternative Lösung durch Umstellung der Booleschen Funktion

Tue, 28 Oct 2014 11:54:43 +0000

Hallo,

ist es auch möglich, die Boolesche Funktion folgendermaßen umzustellen:

(-A n -B) v C = -(A v B) v C

und daraus dann ein Schaltung nach folgendem Aufbau zu erstellen

NOR(A,B) OR C <=> NOT(NOR(NOR(A,B), C)

d.h. die Eingänge A und B in einer NOR Schaltung zu verarbeiten,dieses Ergebnis wiederum in einer NOR Schaltung mit dem Eingang C zusammenzuführen und das Ergebnis schließlich zu invertieren?

Sieht zwar etwas komplizierter aus, aber wäre für mich ein nachvollziehbarerer Weg

Danke und Gruß

Vorgehensweise bei CMOS Aufgaben

Tue, 28 Oct 2014 11:48:49 +0000

Wie gehe ich bei solchen Aufgaben vor, mommentan ähnelt es mir einem Glücksspiel aus die Lsg. drauf zu kommen....?

Aufgabenteil b) - ausführliche Erklärung?

Tue, 28 Oct 2014 11:45:20 +0000

Was ist denn jetzt der eig. Grund? Ich meine, klar, n-mos leitet "0" gut, aber was hat es damit zu tun, dass es mit Ground verbunden ist?

Alternative Lösung mit Verwendung von NOR

Tue, 28 Oct 2014 11:31:08 +0000

stimmt der Audruck überhaupt? also ((A NOR B) NOR C).

Müssten da nicht die Klammern weg sein? wenn ich doch erst A NOR B mache und dann dieses Ergebins NOR C würde doch "A oder B geschnitten nicht C" rauskommen...

Bildung des Booleschen Ausdruck

Tue, 28 Oct 2014 11:22:58 +0000

stimmt der boolesche ausdruck nA u. nB u. nC (nicht A und nicht B und nicht C) hier auch?

Funktionsweise dieser CMOS Schaltung

Tue, 28 Oct 2014 11:06:29 +0000

Ich verstehe bei Schaltung leider nicht, wieso der nMOS in Reihe geschalten werden muss.

nMos leitet für 1 und a, b und c sind damit mit AND verknüpft. Aber damit würden doch alle 3 in Reihe geschalteten Transistoren leitenend sein, wenn gilt a = b = c =1 und somit würde Y 1 werden, was doch aber eigentlich nur der Fall sein darf, wenn mind. eine 0 enthalten ist?!

Ich bitte um Aufklärung.

Allgemeine Vorgehensweise bei CMOS Schaltungen

Tue, 28 Oct 2014 10:54:58 +0000

Kann mir vll jemand erklären wie man auf diese Schaltung kommt und wie man grundsätzlich an CMOS- Aufgaben ran geht.

Vielen Dank

CMOS relevant für die Bonusklausur?

Tue, 28 Oct 2014 10:51:08 +0000

Eine allgemeine Frage:

Ist "CMOS" relevant für die Bonusklausur morgen? War der Meinung es sei nur der Stoff bis zum 4. Tutblatt relevant..

Funktionsweise des CMOS-Schaltbildes

Tue, 28 Oct 2014 10:30:20 +0000

Könnte man die beiden eingekringelten Eingänge mit dem Fragezeichen auch weglassen?

Ablesen einer Schaltfunktion aus CMOS

Tue, 28 Oct 2014 09:27:04 +0000

Hallo,

Kann mir jemand erklären, wie ich aus der CMOS Schaltung erkennen kann, dass...

"nicht"(a oder b) ODER "nicht"c ...diese 2 Teilstücke mit ODER verbunden werden.

Den Rest der Schaltung sowie der Funktion habe ich verstanden.

Danke für die Hilfe.

Viele Grüße

Umformung Schaltznetz

Fri, 24 Oct 2014 07:13:56 +0000

Erklärung CMO (NMOS und PMOS)

Fri, 24 Oct 2014 07:12:11 +0000

Ich verstehe bei der Musterlösung nicht, wieso vor dem f zusätzlich noch ein NMOS und PMOS Transistor in Reihe geschaltet sind.

Was bedeutet NOR

Fri, 24 Oct 2014 07:07:19 +0000

Hallo,
ich hätte eine Frage zu Teilaufgabe c)
und zwar soll ja ein XOR-Gatter erzeugt werden, was (a,b) --> (a und 'b) oder ('a und b) entspricht.
demnach müsste bei der Eingabe (a = true) und (b = true) false herauskommen, richtig ?
Wenn ich jetzt bei der Lösung: NOR [AND(a,b), NOR(a,b)] a und b als true eingebe, wird doch daraus:
NOR [true, false] --> true ... es sollte doch aber bei der Realisierung eines XOR durch diese Belegung false herauskommen, oder ?

Vergleich der Tabellenwerte

Fri, 24 Oct 2014 07:05:38 +0000

Ich verstehe hier die c) überhaupt nicht, obwohl ich die b) noch nachvollziehen konnte.

Ich weiß nicht, was ich von den ganzen OR, AND und NOR/NOT-Tabellen jetzt miteinander vergleichen muss, um auf die Lösung zu kommen.

Wie geht man bei solchen Aufgaben vor?