Theoretische und technische Informatik - ganz praktisch - Letzte Fragen & Antworten in 2011-N-07 https://info2.aifb.kit.edu/qa/index.php?qa=qa&qa_1=2011-nachklausur&qa_2=2011-n-07 Powered by Question2Answer Kann man die Funktion auch am NMOS Bereich ablesen? https://info2.aifb.kit.edu/qa/index.php?qa=4364&qa_1=kann-man-die-funktion-auch-am-nmos-bereich-ablesen Hallo,<br /> <br /> wir haben uns gefragt, ob man die Funktion auch einfach am NMOS Teil ablesen könnte und dann zum Schluss einfach die Funktion negieren kann.<br /> <br /> Jetzt kommen wir aber auf ein anderes Ergebnis und unsere Frage ist jetzt:<br /> <br /> Muss man schon in den Zwischenschritten, d.h. zwischen den Bauteilen immer wieder negieren oder wie kann man die Funktion am NMOS richtig ablesen?<br /> <br /> &nbsp;<br /> <br /> Vielen Dank schonmal! 2011-N-07 https://info2.aifb.kit.edu/qa/index.php?qa=4364&qa_1=kann-man-die-funktion-auch-am-nmos-bereich-ablesen Mon, 15 Feb 2016 09:44:27 +0000 Beantwortet: b): A=B -> beide Elemente durchlässig https://info2.aifb.kit.edu/qa/index.php?qa=3046&qa_1=b-a-b-beide-elemente-durchl%C3%A4ssig&show=3047#a3047 <div class="ilFrmPostContent"> <p> Hallo,</p> <p> p-MOS dreht das Signal NICHT UM! p-MOS Transistoren stellen bei einer Null am Eingang eine leitende Verbindung her. Sie schließen für 0.&nbsp;</p> <p> Also:&nbsp;<br> A=B=0: p-MOS schließt und n-MOS öffnet ==&gt; Vdd ist mit C verbunden, es liegt also eine 1 am Ausgang an.</p> <p> A=B=1: p-MOS öffnet und n-MOS schließt ==&gt; GND ist mit C verbunden und es liegt eine 0 am Ausgang an.</p> <p> Viele Grüße,</p> <p> Julian (Tutor)</p> </div> <p> &nbsp;</p> 2011-N-07 https://info2.aifb.kit.edu/qa/index.php?qa=3046&qa_1=b-a-b-beide-elemente-durchl%C3%A4ssig&show=3047#a3047 Tue, 29 Sep 2015 09:55:49 +0000 Beantwortet: b): Bedeutung der Parallelschaltung? https://info2.aifb.kit.edu/qa/index.php?qa=3043&qa_1=b-bedeutung-der-parallelschaltung&show=3045#a3045 <div class="ilFrmPostContent"> <div class="ilFrmPostContent"> <p> Hallo,</p> <p> damit sind die zwei PMOS bzw. die zwei NMOS Bausteine gemeint. Von oben liegt eine Spannung an. Da mindestens einer von den beiden PMOS durchschaltet, kann hier Strom fließen. Das gleiche gilt dann auch unten bei den NMOS. Mindestens einer davon schaltet durch. Somit kann ein Strom von VDD nach GND fließen. Das wird ja nicht gewollt. Nun kann nämlich ein Strom ohne Spannungsverlust durch das Bauelement fließen.</p> <p> Grüße</p> <p> Simon (Tutor)</p> </div> </div> <p> &nbsp;</p> 2011-N-07 https://info2.aifb.kit.edu/qa/index.php?qa=3043&qa_1=b-bedeutung-der-parallelschaltung&show=3045#a3045 Tue, 29 Sep 2015 09:54:22 +0000