Hallo uodsn,
wie meistens in Info II ist es schwierig, einen allgemeine Vorgehensweise anzugeben, die so immer funktioniert.
Es ist richtig, dass pMOS immer mit 'Source' an VDD oder an 'Drain' eines anderen pMOS-Elementes angeschlossen wird – bei nMOS analog mit GND. Es entsteht dann ein Schaltplan, der (bildlich gesprochen) in der unteren Hälfte nur nMOS, in der oberen Hälfte nur pMOS enthält. Dabei verhalten sich die beiden Bereiche komplementär zueinander (Parallelschaltungen im einen Bereich sind Reihenschaltungen im anderen und umgekehrt).
Ich würde hier eher so vorgehen, dass ich mir überlege, wann denn eine '0' am Ausgang anliegen soll und dann dementsprechend den nMOS-Teil aufbaue. Dazu wird man tendenziell einige Negierungen der Eingangssignale brauchen. Wie eine solche Negierung entworfen werden kann, findet sich zum Beispiel in Aufgabe 3 der Bonusklausur (z.B. für x mit Bauteil 1 und 7).
Der pMOS-Bereich wird dann entsprechend komplementär dazu aufgebaut.
Viele Grüße
Jonas (Tutor)