Theoretische und technische Informatik - ganz praktisch
Herzlich willkommen auf der Question/Answer-Plattform zu Grundlagen der Informatik II. Wir wünschen Ihnen viel Spaß beim Lernen und Diskutieren!
Loggen Sie sich mit Ihrem KIT-Account (u...) ein, um loszulegen!
Beachten Sie auch diese Informationen zum Schnelleinstieg.
(Nicht-KIT-Studierende beachten bitte diese Informationen.)

Schöne Ferien!
 

 

Wieso ist eine kombinierte Nutzung von CMOS energetisch günstiger als nur NMOS/ PMOS?

+1 Punkt
224 Aufrufe
Hallo zusammen,

in der Übungsaufgabe wurde und erklärt, dass CMOS-Schaltungen genutzt werden, da sie energetisch günstiger sind, als einzelne nMOS/ pMOS-Bauteile.

Intuitiv hätte ich gesagt, dass CMOS-Schaltungen mehr Energie verbrauchen, da immer ein Strom fließt - entweder zum Ground oder zum Augang, während beim Weglassen eines Transistors in einem Fall kein Strom fließt.

Könnte mir dazu jemand erklären, weshalb CMOS dennoch effizienter sind?

Vielen Dank im Voraus und viele Grüße!
Gefragt 28, Dez 2016 in HU-4-2 von utdrq utdrq Lernwillige(r) (170 Punkte)  

Eine Antwort

+1 Punkt
Hallo,

es geht hierbei um die Güte bzw. Effizienz der Signalübertragung (0/1).

Ein n-MOS Transistor kann gut "0" und schlecht "1" übertragen. Bei p-MOS Transistoren ist das genau umgekehrt.

Durch die gemeinsame Verwendung der beiden Transistoren nutzt man die jeweiligen Stärken und umgeht die jeweiligen Schwächen. n-MOS Transistoren werden also ausschließlich an GROUND und p-MOS Transistoren ausschließlich an VDD angeschlossen.

Viele Grüße,

Christian Exner (Tutor)
Beantwortet 28, Dez 2016 von ucefn ucefn Tutor(in) (103,080 Punkte)  
Hallo Christian,

vielen Dank für die schnelle Antwort.
Ganz verstanden habe ich es aber glaube ich noch nicht. Auf was bezieht sich das "gut" übertragen denn? So wie ich das verstanden habe, geht es doch nur um anliegende Spannungen (zwischen V_DD und dem Ausgang) bei der Übertragung der 0en und 1en.

Wenn der nMOS "gut" 0 überträgt und der pMOS "gut" eine 1 überträgt, bedeutet das dann, dass eine "gute" Übertragung gleichbedeutend mit dem Leiten des Transistors ist? Wenn ja, weshalb ist das so? Wegen Reststömen, die sonst durch die Transistoren fließen, wenn eine Übertragung des Signals durch eine Sperrung erfolgt?

Ich versuche gerade nur zu verstehen, was da von elektrotechnischer Seite tatsächlich abläuft, da ich das mit den 0en und 1en alleine sehr abstrakt finde.

Viele Grüße!
Hallo,

als Anmerkung zu deinem ersten Eintrag: Bei einer CMOS Schaltung darf kein Strom vom V_DD zum Ground fließen, da dies einem Kurzschluss entspricht. Ist die Ausgabe einer CMOS Schaltung 1, so muss sichergestellt werden, dass mit Hilfe von nMOS die Leitung zum Ground gesperrt wird. Umgekehrt muss bei einer Ausgabe von 0 mit Hilfe von pMOS die Leitung zur Spannung V gesperrt werden.
Zu deiner Frage der "guten" Übertragung. Ziel einer Schaltung ist es denn Strom von V_DD mit möglichst wenig Verlusten zum Ausgang zu leiten. Deshalb werden hier pMOS verwendet, da diese ohne größere Verluste den Strom von Source zu Drain leiten können (beim Anliegen einer 0 am Gate)
Kurz gesagt, leiten die Transistoren, wenn durch eine Spannung/Potentialdifferenz zwischen Gate und Bulk ein elektrisches Feld existiert. Das bewirkt, dass sich die Elektronen bewegen. Dadurch entsteht ein leitender Kanal zwischen Source und Drain.

Der Unterschied zwischen n-Mos und p-Mos liegt in der Anordnung der dotierten Halbleiter. Bei n-Mos leitet ein n-Kanal (n-dotiert), bei p-Mos ein p-Kanal (p-dotiert). N-dotiert bedeutet, dass es freie Elektronen gibt, p-dotiert bedeutet, dass es „Löcher“ gibt.

Außerdem ist der Bulk beim n-Mos mit der Source verbunden, beim p-Mos aber mit der Drain. Damit der n-Mos leitet, muss deshalb am Gate eine 1 anliegen und an der Source eine 0. D.h. er kann die 0 „gut“ von der Source zur Drain weiterleiten. Der p-Mos leitet, wenn am Gate eine 0 anliegt und an der Drain eine 1. D.h. er kann die 1 „gut“ von der Drain zur Source weiterleiten.

Grob gesagt, steht die 1 für ein hohes Potential und die 0 für ein niedriges Potential. Wenn die Schaltung die 1 von $v_{dd}$ zum Ausgang leitet, bedeutet das, dass Strom von $v_{dd}$ zum Ausgang fließt. Wenn die Schaltung die 0 vom Ground zum Ausgang leitet, bedeutet das, dass kein Strom fließt.

Vorlesungsfolien GdInfoII 6-50 ff. helfen bei deiner Frage bestimmt weiter.

Viele Grüße Philipp (Tutor)
Ich habe mir die Folien gerade noch mal angeschaut und dann nach einer äquivalenten CMOS/ nMOS/ pMOS-Schaltung gegoogelt und glaube ich bin der Lösung meines Problems ein Stückchen näher gekommen.
 
Mir war vorher nicht ganz bewusst, dass bei  reinen pMOS/ nMOS-Schaltungen logischerweise zusätzlich Widerstände benötigt werden, um eine äquivalente Schaltung zu finden. Das heißt, wenn der Transistor nicht durchläsig ist, muss jeweils ein Strom durch den Widerstand fließen?

Leider weiß ich nicht, wie ich Bilder einbinden kann, daher hier ein Link zu einer zum CMOS äquivalenten nMOS und pMOS-Schaltung, auf die ich mich beziehe:
https://en.wikipedia.org/wiki/Inverter_(logic_gate)#Electronic_implementation

Beispiel nMOS-Inverter:
Bei einem Eingang von 0 würde der nMOS-Inverter also sperren, und von $v_{DD}$ (bzw im Beispiel $v_{cc}$ genannt) zum Ausgang müsste ein Strom fließen, der den Widerstand durchquert, um die 1 als Ausgabe zu erhalten?

Ist dann dieser Widerstandsverlust das, was den Effizienzverlust verursacht und was ihr meint, wenn ihr davon redet, dass der nMOS die 0 gut überträgt, die 1 aber nicht so gut?
nMos kann die 0 gut weiterleiten, da es dann eine Spannungsdifferenz gibt -> elektrisches Feld -> leitender n-Kanal

nMos kann die 1 nicht gut weiterleiten, da es dann keine (große) Spannungsdifferenz gibt -> kein elektrisches Feld -> kein leitender n-Kanal.

Deshalb braucht man bei dem Inverter, wenn man ihn nur mit nMos erstellt, den Ohm'schen Widerstand. Die 0 kann durch den nMos ziemlich verlustfrei an den Ausgang geleitet werden. Die 1 muss aber, wie du richtig erkannt hast, über den Widerstand, d.h. es findet dort ein Spannungsabfall statt nach dem Ohm'schen Gesetz -> Energieverbrauch  

D.h. durch das schlechte Weiterleiten von 1 folgt, dass die nMos-Schaltung nicht so effizient ist wie z.B. die CMOS-Schaltung
(Ursache -> Wirkung)

Viele Grüße
Philipp (Tutor)
Okay, ich glaube dann hab ichs verstanden. Vielen Dank für die Geduld und die Hilfe!
...