Theoretische und technische Informatik - ganz praktisch
Herzlich willkommen auf der Question/Answer-Plattform zu Grundlagen der Informatik II. Wir wünschen Ihnen viel Spaß beim Lernen und Diskutieren!
Loggen Sie sich mit Ihrem KIT-Account (u...) ein, um loszulegen!
Beachten Sie auch diese Informationen zum Schnelleinstieg.
(Nicht-KIT-Studierende beachten bitte diese Informationen.)

Verständnis + allgemeine Frage zu RS-Flipflops

+1 Punkt
147 Aufrufe

Hallo,

ich stecke etwas bei dieser Aufgabe fest, und habe bzgl. der RS-Flipflops auch eine ganz allgemein Frage.

Und zwar gibt die Schaltfunktion der Musterlösung meiner Meinung nach direkt nach der ersten 1 eine 1 aus, was sich durch ein Nachbauen der Schaltung im LogiFlash bestätigt hat (im Gegensatz dazu funktionoiert die Methode die weiter oben in der Zeichnung gepostet wurde einwandfrei).

Zur Begründung:

Bei einem RS-Flipflop gilt doch einfach nur, dass ich lediglich während t = 1 ist den Zustand verändern kann. Wenn jetzt in der Musterlösung eine Eins anliegt zum ersten Takt, also während das erste mal t = 1 ist, dann wird doch q sofort 1 und entsprechend das AND, das OR und letztlich der Ausgang.

Müsste, damit ich hier auf den zweiten Takt und somit auf das zweite Eingabezeichen warte, nicht ein RS-Master-Slave FF benutzt werden? Denn dieses sorgt doch gerade dafür, dass ich stufenweise meine Werte durchgeschläust bekomme.

Wenn an dieser Stelle ein gewöhnliches RS-FF reicht, dann muss ich sagen, verstehe ich den Sinn von RS-MS Flipflops nicht und wäre hier sehr über eine Aufklärung dankbar.

Beste Grüße

 

Gefragt 1, Nov 2014 in SCH-AE von uyctv uyctv Info-Genie (19,250 Punkte)  

Eine Antwort

+1 Punkt
Wir verstehen Ihre Verwirrung, denn durch die in der Zeichnung angegebene Verdrahtung sieht es so aus, als ob das Signal, das am Ausgang eines gewöhnlichen RS-Flipflops ja sofort nach der Eingabe anliegt, auch gleich an das nächste Flipflop rückgeleitet würde.

Man muss aber beachten, dass bei den Rückkopplungsleitungen eine implizite Verzögerung eingebaut ist, die wir aus Lesbarkeitsgründen nicht einzeichnen. Vgl. dazu Folie 6-30. Diese Verzögerung gewährleistet, dass, nach Anliegen des Signals am Ausgang des ersten Flipflops, das Signal erst einen Takt später rückgeführt wird. Diese Verzögerung muss man sich bei allen Rückkopplungsleitungen dazudenken.

Viele Grüße
Friederike Pfeiffer und Lukas König
Beantwortet 1, Nov 2014 von uyctv uyctv Info-Genie (19,250 Punkte)  
Getaktete Rückführung auch bei Aufgabe 74?
...